Commit | Line | Data |
---|---|---|
f5f10c66 AV |
1 | .macro cond mnem |
2 | .irp cond, eq, ne, gt, ge, lt, le | |
3 | it \cond | |
4 | \mnem\().32 q0, [r0, q1] | |
5 | .endr | |
6 | .endm | |
7 | ||
8 | ||
9 | ||
10 | .syntax unified | |
11 | .thumb | |
12 | vstrb.s8 q0, [r0, q1] | |
13 | vstrb.u8 q0, [r0, q1] | |
14 | vstrb.s16 q0, [r0, q1] | |
15 | vstrb.u16 q0, [r0, q1] | |
16 | vstrb.f16 q0, [r0, q1] | |
17 | vstrb.u32 q0, [r0, q1] | |
18 | vstrb.s32 q0, [r0, q1] | |
19 | vstrb.f32 q0, [r0, q1] | |
20 | vstrb.64 q0, [r0, q1] | |
21 | vstrb.16 q0, [pc, q1] | |
22 | cond vstrb | |
23 | ||
24 | ||
25 | vstrh.8 q0, [r0, q1] | |
26 | vstrh.s8 q0, [r0, q1] | |
27 | vstrh.u8 q0, [r0, q1] | |
28 | vstrh.s16 q0, [r0, q1] | |
29 | vstrh.u16 q0, [r0, q1] | |
30 | vstrh.f16 q0, [r0, q1] | |
31 | vstrh.u32 q0, [r0, q1] | |
32 | vstrh.s32 q0, [r0, q1] | |
33 | vstrh.f32 q0, [r0, q1] | |
34 | vstrh.64 q0, [r0, q1] | |
35 | vstrh.16 q0, [pc, q1] | |
36 | cond vstrh | |
37 | ||
38 | ||
39 | vstrh.16 q0, [r0, q1, #1] | |
40 | vstrh.16 q0, [r0, q1, UXTW #2] | |
41 | vstrw.8 q0, [r0, q1] | |
42 | vstrw.u8 q0, [r0, q1] | |
43 | vstrw.s8 q0, [r0, q1] | |
44 | vstrw.16 q0, [r0, q1] | |
45 | vstrw.f16 q0, [r0, q1] | |
46 | vstrw.u16 q0, [r0, q1] | |
47 | vstrw.s16 q0, [r0, q1] | |
48 | vstrw.u32 q0, [r0, q1] | |
49 | vstrw.s32 q0, [r0, q1] | |
50 | vstrw.f32 q0, [r0, q1] | |
51 | vstrw.64 q0, [r0, q1] | |
52 | vstrw.32 q0, [pc, q1] | |
53 | cond vstrw | |
54 | ||
55 | ||
56 | vstrw.32 q0, [r0, q1, #2] | |
57 | vstrw.32 q0, [r0, q1, UXTW #1] | |
58 | vstrw.32 q0, [r0, q1, UXTW #3] | |
59 | vstrd.8 q0, [r0, q1] | |
60 | vstrd.u8 q0, [r0, q1] | |
61 | vstrd.s8 q0, [r0, q1] | |
62 | vstrd.16 q0, [r0, q1] | |
63 | vstrd.u16 q0, [r0, q1] | |
64 | vstrd.s16 q0, [r0, q1] | |
65 | vstrd.f16 q0, [r0, q1] | |
66 | vstrd.32 q0, [r0, q1] | |
67 | vstrd.u32 q0, [r0, q1] | |
68 | vstrd.s32 q0, [r0, q1] | |
69 | vstrd.f32 q0, [r0, q1] | |
70 | vstrd.f64 q0, [r0, q1] | |
71 | vstrd.u64 q0, [r0, q1] | |
72 | vstrd.s64 q0, [r0, q1] | |
73 | ||
74 | .macro cond64 | |
75 | .irp cond, eq, ne, gt, ge, lt, le | |
76 | it \cond | |
77 | vstrd\().64 q0, [r0, q1] | |
78 | .endr | |
79 | .endm | |
80 | ||
81 | ||
82 | ||
83 | cond64 | |
84 | vstrd.64 q0, [r0, q1, #3] | |
85 | vstrd.64 q0, [r0, q1, UXTW #1] | |
86 | vstrd.64 q0, [r0, q1, UXTW #2] | |
87 | vstrd.64 q0, [r0, q1, UXTW #4] | |
88 | ||
89 | it eq | |
90 | vstrbeq.32 q0, [r0, q1] | |
91 | vstrbeq.32 q0, [r0, q1] | |
92 | vpst | |
93 | vstrbeq.32 q0, [r0, q1] | |
94 | vpst | |
95 | vstrb.32 q0, [r0, q1] | |
96 | vstrbt.32 q0, [r0, q1] | |
97 | vstrbe.32 q0, [r0, q1] | |
98 | it eq | |
99 | vstrheq.32 q0, [r0, q1] | |
100 | vstrheq.32 q0, [r0, q1] | |
101 | vpst | |
102 | vstrheq.32 q0, [r0, q1] | |
103 | vpst | |
104 | vstrh.32 q0, [r0, q1] | |
105 | vstrht.32 q0, [r0, q1] | |
106 | vstrhe.32 q0, [r0, q1] | |
107 | it eq | |
108 | vstrweq.32 q0, [r0, q1] | |
109 | vstrweq.32 q0, [r0, q1] | |
110 | vpst | |
111 | vstrweq.32 q0, [r0, q1] | |
112 | vpst | |
113 | vstrw.32 q0, [r0, q1] | |
114 | vstrwt.32 q0, [r0, q1] | |
115 | vstrwe.32 q0, [r0, q1] | |
116 | it eq | |
117 | vstrdeq.64 q0, [r0, q1] | |
118 | vstrdeq.64 q0, [r0, q1] | |
119 | vpst | |
120 | vstrdeq.64 q0, [r0, q1] | |
121 | vpst | |
122 | vstrd.64 q0, [r0, q1] | |
123 | vstrdt.64 q0, [r0, q1] | |
124 | vstrde.64 q0, [r0, q1] |