1 #name: Valid v8-a+simdv3
2 #objdump: -dr --prefix-addresses --show-raw-insn
4 .*: +file format .*arm.*
6 Disassembly of section .text:
7 0[0-9a-f]+ <[^>]+> f3000f10 vmaxnm.f32 d0, d0, d0
8 0[0-9a-f]+ <[^>]+> f3400fb0 vmaxnm.f32 d16, d16, d16
9 0[0-9a-f]+ <[^>]+> f30fff1f vmaxnm.f32 d15, d15, d15
10 0[0-9a-f]+ <[^>]+> f34fffbf vmaxnm.f32 d31, d31, d31
11 0[0-9a-f]+ <[^>]+> f3000f50 vmaxnm.f32 q0, q0, q0
12 0[0-9a-f]+ <[^>]+> f3400ff0 vmaxnm.f32 q8, q8, q8
13 0[0-9a-f]+ <[^>]+> f30eef5e vmaxnm.f32 q7, q7, q7
14 0[0-9a-f]+ <[^>]+> f34eeffe vmaxnm.f32 q15, q15, q15
15 0[0-9a-f]+ <[^>]+> f3200f10 vminnm.f32 d0, d0, d0
16 0[0-9a-f]+ <[^>]+> f3600fb0 vminnm.f32 d16, d16, d16
17 0[0-9a-f]+ <[^>]+> f32fff1f vminnm.f32 d15, d15, d15
18 0[0-9a-f]+ <[^>]+> f36fffbf vminnm.f32 d31, d31, d31
19 0[0-9a-f]+ <[^>]+> f3200f50 vminnm.f32 q0, q0, q0
20 0[0-9a-f]+ <[^>]+> f3600ff0 vminnm.f32 q8, q8, q8
21 0[0-9a-f]+ <[^>]+> f32eef5e vminnm.f32 q7, q7, q7
22 0[0-9a-f]+ <[^>]+> f36eeffe vminnm.f32 q15, q15, q15
23 0[0-9a-f]+ <[^>]+> ff00 0f10 vmaxnm.f32 d0, d0, d0
24 0[0-9a-f]+ <[^>]+> ff40 0fb0 vmaxnm.f32 d16, d16, d16
25 0[0-9a-f]+ <[^>]+> ff0f ff1f vmaxnm.f32 d15, d15, d15
26 0[0-9a-f]+ <[^>]+> ff4f ffbf vmaxnm.f32 d31, d31, d31
27 0[0-9a-f]+ <[^>]+> ff00 0f50 vmaxnm.f32 q0, q0, q0
28 0[0-9a-f]+ <[^>]+> ff40 0ff0 vmaxnm.f32 q8, q8, q8
29 0[0-9a-f]+ <[^>]+> ff0e ef5e vmaxnm.f32 q7, q7, q7
30 0[0-9a-f]+ <[^>]+> ff4e effe vmaxnm.f32 q15, q15, q15
31 0[0-9a-f]+ <[^>]+> ff20 0f10 vminnm.f32 d0, d0, d0
32 0[0-9a-f]+ <[^>]+> ff60 0fb0 vminnm.f32 d16, d16, d16
33 0[0-9a-f]+ <[^>]+> ff2f ff1f vminnm.f32 d15, d15, d15
34 0[0-9a-f]+ <[^>]+> ff6f ffbf vminnm.f32 d31, d31, d31
35 0[0-9a-f]+ <[^>]+> ff20 0f50 vminnm.f32 q0, q0, q0
36 0[0-9a-f]+ <[^>]+> ff60 0ff0 vminnm.f32 q8, q8, q8
37 0[0-9a-f]+ <[^>]+> ff2e ef5e vminnm.f32 q7, q7, q7
38 0[0-9a-f]+ <[^>]+> ff6e effe vminnm.f32 q15, q15, q15
projects / deliverable / binutils-gdb.git / blob