10 #define RX_OPCODE_BIG_ENDIAN 0
14 RX_Opcode_Decoded * rx;
15 int (* getbyte)(void *);
26 /* These are for when the upper bits are "don't care" or "undefined". */
56 #define ID(x) rx->id = RXO_##x
57 #define OP(n,t,r,a) (rx->op[n].type = t, \
59 rx->op[n].addend = a )
60 #define OPs(n,t,r,a,s) (OP (n,t,r,a), \
63 /* This is for the BWL and BW bitfields. */
64 static int SCALE[] = { 1, 2, 4 };
65 /* This is for the prefix size enum. */
66 static int PSCALE[] = { 4, 1, 1, 1, 2, 2, 2, 3, 4 };
68 static int flagmap[] = {0, 1, 2, 3, 0, 0, 0, 0,
69 16, 17, 0, 0, 0, 0, 0, 0 };
71 static int dsp3map[] = { 8, 9, 10, 3, 4, 5, 6, 7 };
74 *C a constant (immediate) c
76 *I Register indirect, no offset
77 *Is Register indirect, with offset
78 *D standard displacement: type (r,[r],dsp8,dsp16 code), register, BWL code
79 *P standard displacement: type (r,[r]), reg, assumes UByte
80 *Pm memex displacement: type (r,[r]), reg, memex code
81 *cc condition code. */
83 #define DC(c) OP (0, RX_Operand_Immediate, 0, c)
84 #define DR(r) OP (0, RX_Operand_Register, r, 0)
85 #define DI(r,a) OP (0, RX_Operand_Indirect, r, a)
86 #define DIs(r,a,s) OP (0, RX_Operand_Indirect, r, (a) * SCALE[s])
87 #define DD(t,r,s) rx_disp (0, t, r, bwl[s], ld);
88 #define DF(r) OP (0, RX_Operand_Flag, flagmap[r], 0)
90 #define SC(i) OP (1, RX_Operand_Immediate, 0, i)
91 #define SR(r) OP (1, RX_Operand_Register, r, 0)
92 #define SRR(r) OP (1, RX_Operand_TwoReg, r, 0)
93 #define SI(r,a) OP (1, RX_Operand_Indirect, r, a)
94 #define SIs(r,a,s) OP (1, RX_Operand_Indirect, r, (a) * SCALE[s])
95 #define SD(t,r,s) rx_disp (1, t, r, bwl[s], ld);
96 #define SP(t,r) rx_disp (1, t, r, (t!=3) ? RX_UByte : RX_Long, ld); P(t, 1);
97 #define SPm(t,r,m) rx_disp (1, t, r, memex[m], ld); rx->op[1].size = memex[m];
98 #define Scc(cc) OP (1, RX_Operand_Condition, cc, 0)
100 #define S2C(i) OP (2, RX_Operand_Immediate, 0, i)
101 #define S2R(r) OP (2, RX_Operand_Register, r, 0)
102 #define S2I(r,a) OP (2, RX_Operand_Indirect, r, a)
103 #define S2Is(r,a,s) OP (2, RX_Operand_Indirect, r, (a) * SCALE[s])
104 #define S2D(t,r,s) rx_disp (2, t, r, bwl[s], ld);
105 #define S2P(t,r) rx_disp (2, t, r, (t!=3) ? RX_UByte : RX_Long, ld); P(t, 2);
106 #define S2Pm(t,r,m) rx_disp (2, t, r, memex[m], ld); rx->op[2].size = memex[m];
107 #define S2cc(cc) OP (2, RX_Operand_Condition, cc, 0)
109 #define BWL(sz) rx->op[0].size = rx->op[1].size = rx->op[2].size = rx->size = bwl[sz]
110 #define sBWL(sz) rx->op[0].size = rx->op[1].size = rx->op[2].size = rx->size = sbwl[sz]
111 #define uBWL(sz) rx->op[0].size = rx->op[1].size = rx->op[2].size = rx->size = ubwl[sz]
112 #define P(t, n) rx->op[n].size = (t!=3) ? RX_UByte : RX_Long;
114 #define F(f) store_flags(rx, f)
116 #define AU ATTRIBUTE_UNUSED
117 #define GETBYTE() (ld->op [ld->rx->n_bytes++] = ld->getbyte (ld->ptr))
119 #define SYNTAX(x) rx->syntax = x
121 #define UNSUPPORTED() \
122 rx->syntax = "*unknown*"
124 #define IMM(sf) immediate (sf, 0, ld)
125 #define IMMex(sf) immediate (sf, 1, ld)
128 immediate (int sfield, int ex, LocalData * ld)
130 unsigned long i = 0, j;
134 #define B ((unsigned long) GETBYTE())
136 #if RX_OPCODE_BIG_ENDIAN
138 if (ex && (i & 0x80))
149 if (ex && (j & 0x80))
155 #if RX_OPCODE_BIG_ENDIAN
164 if (ex && (i & 0x800000))
168 #if RX_OPCODE_BIG_ENDIAN
175 if (ex && (i & 0x8000))
180 if (ex && (i & 0x80))
190 rx_disp (int n, int type, int reg, int size, LocalData * ld)
194 ld->rx->op[n].reg = reg;
198 ld->rx->op[n].type = RX_Operand_Register;
201 ld->rx->op[n].type = RX_Operand_Indirect;
202 ld->rx->op[n].addend = 0;
205 ld->rx->op[n].type = RX_Operand_Indirect;
207 ld->rx->op[n].addend = disp * PSCALE[size];
210 ld->rx->op[n].type = RX_Operand_Indirect;
212 #if RX_OPCODE_BIG_ENDIAN
213 disp = disp * 256 + GETBYTE ();
215 disp = disp + GETBYTE () * 256;
217 ld->rx->op[n].addend = disp * PSCALE[size];
230 #define F___ZC rx->flags_0 = rx->flags_s = xZ|xC;
231 #define F__SZ_ rx->flags_0 = rx->flags_s = xS|xZ;
232 #define F__SZC rx->flags_0 = rx->flags_s = xS|xZ|xC;
233 #define F_0SZC rx->flags_0 = xO|xS|xZ|xC; rx->flags_s = xS|xZ|xC;
234 #define F_O___ rx->flags_0 = rx->flags_s = xO;
235 #define F_OS__ rx->flags_0 = rx->flags_s = xO|xS;
236 #define F_OSZ_ rx->flags_0 = rx->flags_s = xO|xS|xZ;
237 #define F_OSZC rx->flags_0 = rx->flags_s = xO|xS|xZ|xC;
240 rx_decode_opcode (unsigned long pc AU,
241 RX_Opcode_Decoded * rx,
242 int (* getbyte)(void *),
245 LocalData lds, * ld = &lds;
246 unsigned char op[20] = {0};
249 lds.getbyte = getbyte;
253 memset (rx, 0, sizeof (*rx));
256 /** VARY sz 00 01 10 */
258 /*----------------------------------------------------------------------*/
261 /** 0111 0101 0100 rdst mov%s #%1, %0 */
262 ID(mov); DR(rdst); SC(IMM (1)); F_____;
264 /** 1111 10sd rdst im sz mov%s #%1, %0 */
265 ID(mov); DD(sd, rdst, sz);
266 if ((im == 1 && sz == 0)
267 || (im == 2 && sz == 1)
268 || (im == 0 && sz == 2))
280 /** 0110 0110 immm rdst mov%s #%1, %0 */
281 ID(mov); DR(rdst); SC(immm); F_____;
283 /** 0011 11sz d dst sppp mov%s #%1, %0 */
284 ID(mov); sBWL (sz); DIs(dst, d*16+sppp, sz); SC(IMM(1)); F_____;
286 /** 11sz sd ss rsrc rdst mov%s %1, %0 */
287 if (ss == 3 && sz == 2 && rsrc == 0 && rdst == 0)
294 ID(mov); sBWL(sz); F_____;
295 if ((ss == 3) && (sd != 3))
297 SD(ss, rdst, sz); DD(sd, rsrc, sz);
301 SD(ss, rsrc, sz); DD(sd, rdst, sz);
305 /** 10sz 1dsp a src b dst mov%s %1, %0 */
306 ID(mov); sBWL(sz); DR(dst); SIs(src, dsp*4+a*2+b, sz); F_____;
308 /** 10sz 0dsp a dst b src mov%s %1, %0 */
309 ID(mov); sBWL(sz); DIs(dst, dsp*4+a*2+b, sz); SR(src); F_____;
311 /** 1111 1110 01sz isrc bsrc rdst mov%s [%1, %2], %0 */
312 ID(movbi); sBWL(sz); DR(rdst); SRR(isrc); S2R(bsrc); F_____;
314 /** 1111 1110 00sz isrc bsrc rdst mov%s %0, [%1, %2] */
315 ID(movbir); sBWL(sz); DR(rdst); SRR(isrc); S2R(bsrc); F_____;
317 /** 1111 1110 11sz isrc bsrc rdst movu%s [%1, %2], %0 */
318 ID(movbi); uBWL(sz); DR(rdst); SRR(isrc); S2R(bsrc); F_____;
320 /** 1111 1101 0010 0p sz rdst rsrc mov%s %1, %0 */
321 ID(mov); sBWL (sz); SR(rsrc); F_____;
322 OP(0, p ? RX_Operand_Predec : RX_Operand_Postinc, rdst, 0);
324 /** 1111 1101 0010 1p sz rsrc rdst mov%s %1, %0 */
325 ID(mov); sBWL (sz); DR(rdst); F_____;
326 OP(1, p ? RX_Operand_Predec : RX_Operand_Postinc, rsrc, 0);
328 /** 1011 w dsp a src b dst movu%s %1, %0 */
329 ID(mov); uBWL(w); DR(dst); SIs(src, dsp*4+a*2+b, w); F_____;
331 /** 0101 1 s ss rsrc rdst movu%s %1, %0 */
332 ID(mov); uBWL(s); SD(ss, rsrc, s); DR(rdst); F_____;
334 /** 1111 1101 0011 1p sz rsrc rdst movu%s %1, %0 */
335 ID(mov); uBWL (sz); DR(rdst); F_____;
336 OP(1, p ? RX_Operand_Predec : RX_Operand_Postinc, rsrc, 0);
338 /*----------------------------------------------------------------------*/
341 /** 0110 1111 dsta dstb popm %1-%2 */
342 ID(popm); SR(dsta); S2R(dstb); F_____;
344 /** 0110 1110 dsta dstb pushm %1-%2 */
345 ID(pushm); SR(dsta); S2R(dstb); F_____;
347 /** 0111 1110 1011 rdst pop %0 */
348 ID(mov); OP(1, RX_Operand_Postinc, 0, 0); DR(rdst); F_____;
350 /** 0111 1110 10sz rsrc push%s %1 */
351 ID(mov); BWL(sz); OP(0, RX_Operand_Predec, 0, 0); SR(rsrc); F_____;
353 /** 1111 01ss rsrc 10sz push%s %1 */
354 ID(mov); BWL(sz); OP(0, RX_Operand_Predec, 0, 0); SD(ss, rsrc, sz); F_____;
356 /*----------------------------------------------------------------------*/
359 /** 1111 1100 0100 00ss rsrc rdst xchg %1%S1, %0 */
360 ID(xchg); DR(rdst); SP(ss, rsrc);
362 /** 0000 0110 mx10 00ss 0001 0000 rsrc rdst xchg %1%S1, %0 */
363 ID(xchg); DR(rdst); SPm(ss, rsrc, mx);
365 /*----------------------------------------------------------------------*/
368 /** 1111 1101 0111 im00 1110rdst stz #%1, %0 */
369 ID(stcc); SC(IMMex(im)); DR(rdst); S2cc(RXC_z);
371 /** 1111 1101 0111 im00 1111rdst stnz #%1, %0 */
372 ID(stcc); SC(IMMex(im)); DR(rdst); S2cc(RXC_nz);
374 /*----------------------------------------------------------------------*/
377 /** 0110 0111 rtsd #%1 */
378 ID(rtsd); SC(IMM(1) * 4);
380 /** 0011 1111 rega regb rtsd #%1, %2-%0 */
381 ID(rtsd); SC(IMM(1) * 4); S2R(rega); DR(regb);
383 /*----------------------------------------------------------------------*/
386 /** 0110 0100 immm rdst and #%1, %0 */
387 ID(and); SC(immm); DR(rdst); F__SZ_;
389 /** 0111 01im 0010 rdst and #%1, %0 */
390 ID(and); SC(IMMex(im)); DR(rdst); F__SZ_;
392 /** 0101 00ss rsrc rdst and %1%S1, %0 */
393 ID(and); SP(ss, rsrc); DR(rdst); F__SZ_;
395 /** 0000 0110 mx01 00ss rsrc rdst and %1%S1, %0 */
396 ID(and); SPm(ss, rsrc, mx); DR(rdst); F__SZ_;
398 /** 1111 1111 0100 rdst srca srcb and %2, %1, %0 */
399 ID(and); DR(rdst); SR(srcb); S2R(srca); F__SZ_;
401 /*----------------------------------------------------------------------*/
404 /** 0110 0101 immm rdst or #%1, %0 */
405 ID(or); SC(immm); DR(rdst); F__SZ_;
407 /** 0111 01im 0011 rdst or #%1, %0 */
408 ID(or); SC(IMMex(im)); DR(rdst); F__SZ_;
410 /** 0101 01ss rsrc rdst or %1%S1, %0 */
411 ID(or); SP(ss, rsrc); DR(rdst); F__SZ_;
413 /** 0000 0110 mx01 01ss rsrc rdst or %1%S1, %0 */
414 ID(or); SPm(ss, rsrc, mx); DR(rdst); F__SZ_;
416 /** 1111 1111 0101 rdst srca srcb or %2, %1, %0 */
417 ID(or); DR(rdst); SR(srcb); S2R(srca); F__SZ_;
419 /*----------------------------------------------------------------------*/
422 /** 1111 1101 0111 im00 1101rdst xor #%1, %0 */
423 ID(xor); SC(IMMex(im)); DR(rdst); F__SZ_;
425 /** 1111 1100 0011 01ss rsrc rdst xor %1%S1, %0 */
426 ID(xor); SP(ss, rsrc); DR(rdst); F__SZ_;
428 /** 0000 0110 mx10 00ss 0000 1101 rsrc rdst xor %1%S1, %0 */
429 ID(xor); SPm(ss, rsrc, mx); DR(rdst); F__SZ_;
431 /*----------------------------------------------------------------------*/
434 /** 0111 1110 0000 rdst not %0 */
435 ID(xor); DR(rdst); SR(rdst); S2C(~0); F__SZ_;
437 /** 1111 1100 0011 1011 rsrc rdst not %1, %0 */
438 ID(xor); DR(rdst); SR(rsrc); S2C(~0); F__SZ_;
440 /*----------------------------------------------------------------------*/
443 /** 1111 1101 0111 im00 1100rdst tst #%1, %2 */
444 ID(and); SC(IMMex(im)); S2R(rdst); F__SZ_;
446 /** 1111 1100 0011 00ss rsrc rdst tst %1%S1, %2 */
447 ID(and); SP(ss, rsrc); S2R(rdst); F__SZ_;
449 /** 0000 0110 mx10 00ss 0000 1100 rsrc rdst tst %1%S1, %2 */
450 ID(and); SPm(ss, rsrc, mx); S2R(rdst); F__SZ_;
452 /*----------------------------------------------------------------------*/
455 /** 0111 1110 0001 rdst neg %0 */
456 ID(sub); DR(rdst); SC(0); S2R(rdst); F_OSZC;
458 /** 1111 1100 0000 0111 rsrc rdst neg %2, %0 */
459 ID(sub); DR(rdst); SC(0); S2R(rsrc); F_OSZC;
461 /*----------------------------------------------------------------------*/
464 /** 1111 1101 0111 im00 0010rdst adc #%1, %0 */
465 ID(adc); SC(IMMex(im)); DR(rdst); F_OSZC;
467 /** 1111 1100 0000 1011 rsrc rdst adc %1, %0 */
468 ID(adc); SR(rsrc); DR(rdst); F_OSZC;
470 /** 0000 0110 1010 00ss 0000 0010 rsrc rdst adc %1%S1, %0 */
471 ID(adc); SPm(ss, rsrc, 2); DR(rdst); F_OSZC;
473 /*----------------------------------------------------------------------*/
476 /** 0110 0010 immm rdst add #%1, %0 */
477 ID(add); SC(immm); DR(rdst); F_OSZC;
479 /** 0100 10ss rsrc rdst add %1%S1, %0 */
480 ID(add); SP(ss, rsrc); DR(rdst); F_OSZC;
482 /** 0000 0110 mx00 10ss rsrc rdst add %1%S1, %0 */
483 ID(add); SPm(ss, rsrc, mx); DR(rdst); F_OSZC;
485 /** 0111 00im rsrc rdst add #%1, %2, %0 */
486 ID(add); SC(IMMex(im)); S2R(rsrc); DR(rdst); F_OSZC;
488 /** 1111 1111 0010 rdst srca srcb add %2, %1, %0 */
489 ID(add); DR(rdst); SR(srcb); S2R(srca); F_OSZC;
491 /*----------------------------------------------------------------------*/
494 /** 0110 0001 immm rdst cmp #%2, %1 */
495 ID(sub); S2C(immm); SR(rdst); F_OSZC;
497 /** 0111 01im 0000 rsrc cmp #%2, %1%S1 */
498 ID(sub); SR(rsrc); S2C(IMMex(im)); F_OSZC;
500 /** 0111 0101 0101 rsrc cmp #%2, %1 */
501 ID(sub); SR(rsrc); S2C(IMM(1)); F_OSZC;
503 /** 0100 01ss rsrc rdst cmp %2%S2, %1 */
504 ID(sub); S2P(ss, rsrc); SR(rdst); F_OSZC;
506 /** 0000 0110 mx00 01ss rsrc rdst cmp %2%S2, %1 */
507 ID(sub); S2Pm(ss, rsrc, mx); SR(rdst); F_OSZC;
509 /*----------------------------------------------------------------------*/
512 /** 0110 0000 immm rdst sub #%2, %0 */
513 ID(sub); S2C(immm); SR(rdst); DR(rdst); F_OSZC;
515 /** 0100 00ss rsrc rdst sub %2%S2, %1 */
516 ID(sub); S2P(ss, rsrc); SR(rdst); DR(rdst); F_OSZC;
518 /** 0000 0110 mx00 00ss rsrc rdst sub %2%S2, %1 */
519 ID(sub); S2Pm(ss, rsrc, mx); SR(rdst); DR(rdst); F_OSZC;
521 /** 1111 1111 0000 rdst srca srcb sub %2, %1, %0 */
522 ID(sub); DR(rdst); SR(srcb); S2R(srca); F_OSZC;
524 /*----------------------------------------------------------------------*/
527 /** 1111 1100 0000 0011 rsrc rdst sbb %1, %0 */
528 ID(sbb); SR (rsrc); DR(rdst); F_OSZC;
530 /* FIXME: only supports .L */
531 /** 0000 0110 mx10 00sp 0000 0000 rsrc rdst sbb %1%S1, %0 */
532 ID(sbb); SPm(sp, rsrc, mx); DR(rdst); F_OSZC;
534 /*----------------------------------------------------------------------*/
537 /** 0111 1110 0010 rdst abs %0 */
538 ID(abs); DR(rdst); SR(rdst); F_OSZ_;
540 /** 1111 1100 0000 1111 rsrc rdst abs %1, %0 */
541 ID(abs); DR(rdst); SR(rsrc); F_OSZ_;
543 /*----------------------------------------------------------------------*/
546 /** 1111 1101 0111 im00 0100rdst max #%1, %0 */
547 ID(max); DR(rdst); SC(IMMex(im));
549 /** 1111 1100 0001 00ss rsrc rdst max %1%S1, %0 */
550 if (ss == 3 && rsrc == 0 && rdst == 0)
557 ID(max); SP(ss, rsrc); DR(rdst);
560 /** 0000 0110 mx10 00ss 0000 0100 rsrc rdst max %1%S1, %0 */
561 ID(max); SPm(ss, rsrc, mx); DR(rdst);
563 /*----------------------------------------------------------------------*/
566 /** 1111 1101 0111 im00 0101rdst min #%1, %0 */
567 ID(min); DR(rdst); SC(IMMex(im));
569 /** 1111 1100 0001 01ss rsrc rdst min %1%S1, %0 */
570 ID(min); SP(ss, rsrc); DR(rdst);
572 /** 0000 0110 mx10 00ss 0000 0101 rsrc rdst min %1%S1, %0 */
573 ID(min); SPm(ss, rsrc, mx); DR(rdst);
575 /*----------------------------------------------------------------------*/
578 /** 0110 0011 immm rdst mul #%1, %0 */
579 ID(mul); DR(rdst); SC(immm); F_____;
581 /** 0111 01im 0001rdst mul #%1, %0 */
582 ID(mul); DR(rdst); SC(IMMex(im)); F_____;
584 /** 0100 11ss rsrc rdst mul %1%S1, %0 */
585 ID(mul); SP(ss, rsrc); DR(rdst); F_____;
587 /** 0000 0110 mx00 11ss rsrc rdst mul %1%S1, %0 */
588 ID(mul); SPm(ss, rsrc, mx); DR(rdst); F_____;
590 /** 1111 1111 0011 rdst srca srcb mul %2, %1, %0 */
591 ID(mul); DR(rdst); SR(srcb); S2R(srca); F_____;
593 /*----------------------------------------------------------------------*/
596 /** 1111 1101 0111 im00 0110rdst emul #%1, %0 */
597 ID(emul); DR(rdst); SC(IMMex(im));
599 /** 1111 1100 0001 10ss rsrc rdst emul %1%S1, %0 */
600 ID(emul); SP(ss, rsrc); DR(rdst);
602 /** 0000 0110 mx10 00ss 0000 0110 rsrc rdst emul %1%S1, %0 */
603 ID(emul); SPm(ss, rsrc, mx); DR(rdst);
605 /*----------------------------------------------------------------------*/
608 /** 1111 1101 0111 im00 0111rdst emulu #%1, %0 */
609 ID(emulu); DR(rdst); SC(IMMex(im));
611 /** 1111 1100 0001 11ss rsrc rdst emulu %1%S1, %0 */
612 ID(emulu); SP(ss, rsrc); DR(rdst);
614 /** 0000 0110 mx10 00ss 0000 0111 rsrc rdst emulu %1%S1, %0 */
615 ID(emulu); SPm(ss, rsrc, mx); DR(rdst);
617 /*----------------------------------------------------------------------*/
620 /** 1111 1101 0111 im00 1000rdst div #%1, %0 */
621 ID(div); DR(rdst); SC(IMMex(im)); F_O___;
623 /** 1111 1100 0010 00ss rsrc rdst div %1%S1, %0 */
624 ID(div); SP(ss, rsrc); DR(rdst); F_O___;
626 /** 0000 0110 mx10 00ss 0000 1000 rsrc rdst div %1%S1, %0 */
627 ID(div); SPm(ss, rsrc, mx); DR(rdst); F_O___;
629 /*----------------------------------------------------------------------*/
632 /** 1111 1101 0111 im00 1001rdst divu #%1, %0 */
633 ID(divu); DR(rdst); SC(IMMex(im)); F_O___;
635 /** 1111 1100 0010 01ss rsrc rdst divu %1%S1, %0 */
636 ID(divu); SP(ss, rsrc); DR(rdst); F_O___;
638 /** 0000 0110 mx10 00ss 0000 1001 rsrc rdst divu %1%S1, %0 */
639 ID(divu); SPm(ss, rsrc, mx); DR(rdst); F_O___;
641 /*----------------------------------------------------------------------*/
644 /** 0110 110i mmmm rdst shll #%2, %0 */
645 ID(shll); S2C(i*16+mmmm); SR(rdst); DR(rdst); F_OSZC;
647 /** 1111 1101 0110 0010 rsrc rdst shll %2, %0 */
648 ID(shll); S2R(rsrc); SR(rdst); DR(rdst); F_OSZC;
650 /** 1111 1101 110immmm rsrc rdst shll #%2, %1, %0 */
651 ID(shll); S2C(immmm); SR(rsrc); DR(rdst); F_OSZC;
654 /** 0110 101i mmmm rdst shar #%2, %0 */
655 ID(shar); S2C(i*16+mmmm); SR(rdst); DR(rdst); F_0SZC;
657 /** 1111 1101 0110 0001 rsrc rdst shar %2, %0 */
658 ID(shar); S2R(rsrc); SR(rdst); DR(rdst); F_0SZC;
660 /** 1111 1101 101immmm rsrc rdst shar #%2, %1, %0 */
661 ID(shar); S2C(immmm); SR(rsrc); DR(rdst); F_0SZC;
664 /** 0110 100i mmmm rdst shlr #%2, %0 */
665 ID(shlr); S2C(i*16+mmmm); SR(rdst); DR(rdst); F__SZC;
667 /** 1111 1101 0110 0000 rsrc rdst shlr %2, %0 */
668 ID(shlr); S2R(rsrc); SR(rdst); DR(rdst); F__SZC;
670 /** 1111 1101 100immmm rsrc rdst shlr #%2, %1, %0 */
671 ID(shlr); S2C(immmm); SR(rsrc); DR(rdst); F__SZC;
673 /*----------------------------------------------------------------------*/
676 /** 0111 1110 0101 rdst rolc %0 */
677 ID(rolc); DR(rdst); F__SZC;
679 /** 0111 1110 0100 rdst rorc %0 */
680 ID(rorc); DR(rdst); F__SZC;
682 /** 1111 1101 0110 111i mmmm rdst rotl #%1, %0 */
683 ID(rotl); SC(i*16+mmmm); DR(rdst); F__SZC;
685 /** 1111 1101 0110 0110 rsrc rdst rotl %1, %0 */
686 ID(rotl); SR(rsrc); DR(rdst); F__SZC;
688 /** 1111 1101 0110 110i mmmm rdst rotr #%1, %0 */
689 ID(rotr); SC(i*16+mmmm); DR(rdst); F__SZC;
691 /** 1111 1101 0110 0100 rsrc rdst rotr %1, %0 */
692 ID(rotr); SR(rsrc); DR(rdst); F__SZC;
694 /** 1111 1101 0110 0101 rsrc rdst revw %1, %0 */
695 ID(revw); SR(rsrc); DR(rdst);
697 /** 1111 1101 0110 0111 rsrc rdst revl %1, %0 */
698 ID(revl); SR(rsrc); DR(rdst);
700 /*----------------------------------------------------------------------*/
703 /** 0001 n dsp b%1.s %a0 */
704 ID(branch); Scc(n); DC(pc + dsp3map[dsp]);
706 /** 0010 cond b%1.b %a0 */
707 ID(branch); Scc(cond); DC(pc + IMMex (1));
709 /** 0011 101c b%1.w %a0 */
710 ID(branch); Scc(c); DC(pc + IMMex (2));
713 /** 0000 1dsp bra.s %a0 */
714 ID(branch); DC(pc + dsp3map[dsp]);
716 /** 0010 1110 bra.b %a0 */
717 ID(branch); DC(pc + IMMex(1));
719 /** 0011 1000 bra.w %a0 */
720 ID(branch); DC(pc + IMMex(2));
722 /** 0000 0100 bra.a %a0 */
723 ID(branch); DC(pc + IMMex(3));
725 /** 0111 1111 0100 rsrc bra.l %0 */
726 ID(branchrel); DR(rsrc);
729 /** 0111 1111 0000 rsrc jmp %0 */
730 ID(branch); DR(rsrc);
732 /** 0111 1111 0001 rsrc jsr %0 */
735 /** 0011 1001 bsr.w %a0 */
736 ID(jsr); DC(pc + IMMex(2));
738 /** 0000 0101 bsr.a %a0 */
739 ID(jsr); DC(pc + IMMex(3));
741 /** 0111 1111 0101 rsrc bsr.l %0 */
742 ID(jsrrel); DR(rsrc);
747 /*----------------------------------------------------------------------*/
753 /*----------------------------------------------------------------------*/
754 /* STRING FUNCTIONS */
756 /** 0111 1111 1000 0011 scmpu */
759 /** 0111 1111 1000 0111 smovu */
762 /** 0111 1111 1000 1011 smovb */
765 /** 0111 1111 1000 00sz suntil%s */
766 ID(suntil); BWL(sz); F___ZC;
768 /** 0111 1111 1000 01sz swhile%s */
769 ID(swhile); BWL(sz); F___ZC;
771 /** 0111 1111 1000 1111 smovf */
774 /** 0111 1111 1000 10sz sstr%s */
777 /*----------------------------------------------------------------------*/
780 /** 0111 1111 1000 11sz rmpa%s */
781 ID(rmpa); BWL(sz); F_OS__;
783 /*----------------------------------------------------------------------*/
786 /** 1111 1101 0000 0000 srca srcb mulhi %1, %2 */
787 ID(mulhi); SR(srca); S2R(srcb); F_____;
789 /** 1111 1101 0000 0001 srca srcb mullo %1, %2 */
790 ID(mullo); SR(srca); S2R(srcb); F_____;
792 /** 1111 1101 0000 0100 srca srcb machi %1, %2 */
793 ID(machi); SR(srca); S2R(srcb); F_____;
795 /** 1111 1101 0000 0101 srca srcb maclo %1, %2 */
796 ID(maclo); SR(srca); S2R(srcb); F_____;
798 /** 1111 1101 0001 0111 0000 rsrc mvtachi %1 */
799 ID(mvtachi); SR(rsrc); F_____;
801 /** 1111 1101 0001 0111 0001 rsrc mvtaclo %1 */
802 ID(mvtaclo); SR(rsrc); F_____;
804 /** 1111 1101 0001 1111 0000 rdst mvfachi %0 */
805 ID(mvfachi); DR(rdst); F_____;
807 /** 1111 1101 0001 1111 0010 rdst mvfacmi %0 */
808 ID(mvfacmi); DR(rdst); F_____;
810 /** 1111 1101 0001 1111 0001 rdst mvfaclo %0 */
811 ID(mvfaclo); DR(rdst); F_____;
813 /** 1111 1101 0001 1000 000i 0000 racw #%1 */
814 ID(racw); SC(i+1); F_____;
816 /*----------------------------------------------------------------------*/
819 /** 0111 1110 0011 rdst sat %0 */
822 /** 0111 1111 1001 0011 satr */
825 /*----------------------------------------------------------------------*/
828 /** 1111 1101 0111 0010 0010 rdst fadd #%1, %0 */
829 ID(fadd); DR(rdst); SC(IMM(0)); F__SZ_;
831 /** 1111 1100 1000 10sd rsrc rdst fadd %1%S1, %0 */
832 ID(fadd); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
834 /** 1111 1101 0111 0010 0001 rdst fcmp #%1, %0 */
835 ID(fcmp); DR(rdst); SC(IMM(0)); F_OSZ_;
837 /** 1111 1100 1000 01sd rsrc rdst fcmp %1%S1, %0 */
838 ID(fcmp); DR(rdst); SD(sd, rsrc, LSIZE); F_OSZ_;
840 /** 1111 1101 0111 0010 0000 rdst fsub #%1, %0 */
841 ID(fsub); DR(rdst); SC(IMM(0)); F__SZ_;
843 /** 1111 1100 1000 00sd rsrc rdst fsub %1%S1, %0 */
844 ID(fsub); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
846 /** 1111 1100 1001 01sd rsrc rdst ftoi %1%S1, %0 */
847 ID(ftoi); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
849 /** 1111 1101 0111 0010 0011 rdst fmul #%1, %0 */
850 ID(fmul); DR(rdst); SC(IMM(0)); F__SZ_;
852 /** 1111 1100 1000 11sd rsrc rdst fmul %1%S1, %0 */
853 ID(fmul); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
855 /** 1111 1101 0111 0010 0100 rdst fdiv #%1, %0 */
856 ID(fdiv); DR(rdst); SC(IMM(0)); F__SZ_;
858 /** 1111 1100 1001 00sd rsrc rdst fdiv %1%S1, %0 */
859 ID(fdiv); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
861 /** 1111 1100 1001 10sd rsrc rdst round %1%S1, %0 */
862 ID(round); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
864 /** 1111 1100 0100 01sd rsrc rdst itof %1%S1, %0 */
865 ID(itof); DR (rdst); SP(sd, rsrc); F__SZ_;
867 /** 0000 0110 mx10 00sd 0001 0001 rsrc rdst itof %1%S1, %0 */
868 ID(itof); DR (rdst); SPm(sd, rsrc, mx); F__SZ_;
870 /*----------------------------------------------------------------------*/
873 /** 1111 00sd rdst 0bit bset #%1, %0%S0 */
874 ID(bset); BWL(BSIZE); SC(bit); DD(sd, rdst, BSIZE); F_____;
876 /** 1111 1100 0110 00sd rdst rsrc bset %1, %0%S0 */
877 ID(bset); BWL(BSIZE); SR(rsrc); DD(sd, rdst, BSIZE); F_____;
879 /** 0111 100b ittt rdst bset #%1, %0 */
880 ID(bset); BWL(LSIZE); SC(b*16+ittt); DR(rdst); F_____;
883 /** 1111 00sd rdst 1bit bclr #%1, %0%S0 */
884 ID(bclr); BWL(BSIZE); SC(bit); DD(sd, rdst, BSIZE); F_____;
886 /** 1111 1100 0110 01sd rdst rsrc bclr %1, %0%S0 */
887 ID(bclr); BWL(BSIZE); SR(rsrc); DD(sd, rdst, BSIZE); F_____;
889 /** 0111 101b ittt rdst bclr #%1, %0 */
890 ID(bclr); BWL(LSIZE); SC(b*16+ittt); DR(rdst); F_____;
893 /** 1111 01sd rdst 0bit btst #%2, %1%S1 */
894 ID(btst); BWL(BSIZE); S2C(bit); SD(sd, rdst, BSIZE); F___ZC;
896 /** 1111 1100 0110 10sd rdst rsrc btst %2, %1%S1 */
897 ID(btst); BWL(BSIZE); S2R(rsrc); SD(sd, rdst, BSIZE); F___ZC;
899 /** 0111 110b ittt rdst btst #%2, %1 */
900 ID(btst); BWL(LSIZE); S2C(b*16+ittt); SR(rdst); F___ZC;
903 /** 1111 1100 111bit sd rdst 1111 bnot #%1, %0%S0 */
904 ID(bnot); BWL(BSIZE); SC(bit); DD(sd, rdst, BSIZE);
906 /** 1111 1100 0110 11sd rdst rsrc bnot %1, %0%S0 */
907 ID(bnot); BWL(BSIZE); SR(rsrc); DD(sd, rdst, BSIZE);
909 /** 1111 1101 111bittt 1111 rdst bnot #%1, %0 */
910 ID(bnot); BWL(LSIZE); SC(bittt); DR(rdst);
913 /** 1111 1100 111bit sd rdst cond bm%2 #%1, %0%S0 */
914 ID(bmcc); BWL(BSIZE); S2cc(cond); SC(bit); DD(sd, rdst, BSIZE);
916 /** 1111 1101 111 bittt cond rdst bm%2 #%1, %0%S0 */
917 ID(bmcc); BWL(LSIZE); S2cc(cond); SC(bittt); DR(rdst);
919 /*----------------------------------------------------------------------*/
920 /* CONTROL REGISTERS */
922 /** 0111 1111 1011 rdst clrpsw %0 */
923 ID(clrpsw); DF(rdst);
925 /** 0111 1111 1010 rdst setpsw %0 */
926 ID(setpsw); DF(rdst);
928 /** 0111 0101 0111 0000 0000 immm mvtipl #%1 */
929 ID(mvtipl); SC(immm);
931 /** 0111 1110 111 crdst popc %0 */
932 ID(mov); OP(1, RX_Operand_Postinc, 0, 0); DR(crdst + 16);
934 /** 0111 1110 110 crsrc pushc %1 */
935 ID(mov); OP(0, RX_Operand_Predec, 0, 0); SR(crsrc + 16);
937 /** 1111 1101 0111 im11 000crdst mvtc #%1, %0 */
938 ID(mov); SC(IMMex(im)); DR(crdst + 16);
940 /** 1111 1101 0110 100c rsrc rdst mvtc %1, %0 */
941 ID(mov); SR(rsrc); DR(c*16+rdst + 16);
943 /** 1111 1101 0110 101s rsrc rdst mvfc %1, %0 */
944 ID(mov); SR((s*16+rsrc) + 16); DR(rdst);
946 /*----------------------------------------------------------------------*/
949 /** 0111 1111 1001 0100 rtfi */
952 /** 0111 1111 1001 0101 rte */
961 /** 0111 0101 0110 0000 int #%1 */
964 /** 0111 1111 1001 0110 wait */
967 /*----------------------------------------------------------------------*/
970 /** 1111 1100 1101 sz sd rdst cond sc%1%s %0 */
971 ID(sccnd); BWL(sz); DD (sd, rdst, sz); Scc(cond);