Rewrote i386_index_check
[deliverable/binutils-gdb.git] / gas / ChangeLog
index 1a3ec069c2332e77835f3351656ec736c88ccfee..40276f40460b20cd3e1deb0dd3b36ed957f83aa5 100644 (file)
@@ -1,3 +1,65 @@
+2013-03-07  H.J. Lu  <hongjiu.lu@intel.com>
+
+       * config/tc-i386.c (flag_code_names): Removed.
+       (i386_index_check): Rewrote.
+
+2013-03-05  Yufeng Zhang  <yufeng.zhang@arm.com>
+
+       * config/tc-aarch64.c (aarch64_imm_float_p): Rename 'e' to 'pattern';
+       add comment.
+       (aarch64_double_precision_fmovable): New function.
+       (parse_aarch64_imm_float): Add parameter 'dp_p'; call the new
+       function; handle hexadecimal representation of IEEE754 encoding.
+       (parse_operands): Update the call to parse_aarch64_imm_float.
+
+2013-02-28  H.J. Lu  <hongjiu.lu@intel.com>
+
+       * config/tc-i386.c (_i386_insn): Replace have_hle with hle_prefix.
+       (check_hle): Updated.
+       (md_assemble): Likewise.
+       (parse_insn): Likewise.
+
+2013-02-28  H.J. Lu  <hongjiu.lu@intel.com>
+
+       * config/tc-i386.c (_i386_insn): Add rep_prefix.
+       (md_assemble): Check if REP prefix is OK. 
+       (parse_insn): Remove expecting_string_instruction.  Set
+       i.rep_prefix.
+
+2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
+
+       * config/tc-aarch64.c (aarch64_features): Add the 'crc' option.
+
+2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
+
+       * config/tc-aarch64.c (parse_sys_reg): Allow the full range of CRn
+       for system registers.
+
+2013-02-27  DJ Delorie  <dj@redhat.com>
+
+       * config/tc-rl78.c (reloc_function): Add %code -> BFD_RELOC_RL78_CODE.
+       (rl78_op): Handle %code().
+       (rl78_cons_fix_new): Likewise, but ignore for 20-bit operands.
+       (tc_gen_reloc): Likwise; convert to a computed reloc.
+       (md_apply_fix): Likewise.
+
+2013-02-25  Kaushik Phatak  <Kaushik.Phatak@kpitcummins.com>
+
+       * config/rl78-parse.y: Fix encoding of DIVWU insn.
+
+2013-02-25  Terry Guo  <terry.guo@arm.com>
+
+       * config/tc-arm.c (arm_cpus): Add cortex-r7 entry.
+       * doc/c-arm.texi: Add cortex-r7 and missing cortex-r5 to
+       list of accepted CPUs.
+
+2013-02-19  H.J. Lu  <hongjiu.lu@intel.com>
+
+       PR gas/15159
+       * config/tc-i386.c (cpu_arch): Add ".smap".
+
+       * doc/c-i386.texi: Document smap.
+
 2013-02-18  Maciej W. Rozycki  <macro@codesourcery.com>
 
        * config/tc-mips.c (s_cpload): Call mips_mark_labels and set
@@ -11,7 +73,7 @@
 
 2013-02-15  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
 
-        * config/tc-arm.c (do_neon_mov): Break on NS_NULL.
+       * config/tc-arm.c (do_neon_mov): Break on NS_NULL.
 
 2013-02-15  Sebastian Huber  <sebastian.huber@embedded-brains.de>
 
@@ -33,7 +95,7 @@
        core.
 
 2013-02-06  Sandra Loosemore  <sandra@codesourcery.com>
-            Andrew Jenner <andrew@codesourcery.com>
+           Andrew Jenner <andrew@codesourcery.com>
 
        Based on patches from Altera Corporation.
 
This page took 0.023849 seconds and 4 git commands to generate.