2002-02-27 Chris Demetriou <cgd@broadcom.com>

[deliverable/binutils-gdb.git] / sim / mips / mips.igen

diff --git a/sim/mips/mips.igen b/sim/mips/mips.igen
index 80090a2db648c52455d96cadd260c1a89a524cb0..07091316b2ec8bb1f8f84e51ab861f18d6f97561 100644 (file)
--- a/sim/mips/mips.igen
+++ b/sim/mips/mips.igen
@@ -35,6 +35,9 @@
 
 
 // Models known by this simulator are defined below.
+//
+// When placing models in the instruction descriptions, please place
+// them one per line, in the order given here.
 
 //  MIPS ISAs:
 //
@@ -44,6 +47,7 @@
 :model:::mipsII:mips6000:
 :model:::mipsIII:mips4000:
 :model:::mipsIV:mips8000:
+:model:::mipsV:mipsisaV:
 
 //  Vendor ISAs:
 //
@@ -131,7 +135,11 @@
 }
 
 :function:::int:check_mt_hilo:hilo_history *history
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -153,7 +161,11 @@
 
 
 :function:::int:check_mf_hilo:hilo_history *history, hilo_history *peer
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -185,7 +197,11 @@
 
 
 :function:::int:check_mult_hilo:hilo_history *hi, hilo_history *lo
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -215,7 +231,11 @@
 
 
 :function:::int:check_div_hilo:hilo_history *hi, hilo_history *lo
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -237,14 +257,18 @@
 //
 // MIPS Architecture:
 //
-//        CPU Instruction Set (mipsI - mipsIV)
+//        CPU Instruction Set (mipsI - mipsV)
 //
 
 
 
 000000,5.RS,5.RT,5.RD,00000,100000:SPECIAL:32::ADD
 "add r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -262,7 +286,11 @@
 
 001000,5.RS,5.RT,16.IMMEDIATE:NORMAL:32::ADDI
 "addi r<RT>, r<RS>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -287,7 +315,11 @@
 
 001001,5.RS,5.RT,16.IMMEDIATE:NORMAL:32::ADDIU
 "addiu r<RT>, r<RS>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -306,7 +338,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,100001:SPECIAL:32::ADDU
 "addu r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -325,7 +361,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,100100:SPECIAL:32::AND
 "and r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -337,7 +377,11 @@
 
 001100,5.RS,5.RT,16.IMMEDIATE:NORMAL:32::ANDI
 "and r<RT>, r<RS>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -351,7 +395,11 @@
 
 000100,5.RS,5.RT,16.OFFSET:NORMAL:32::BEQ
 "beq r<RS>, r<RT>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -372,6 +420,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -391,7 +440,11 @@
 
 000001,5.RS,00001,16.OFFSET:REGIMM:32::BGEZ
 "bgez r<RS>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -409,7 +462,11 @@
 
 000001,5.RS!31,10001,16.OFFSET:REGIMM:32::BGEZAL
 "bgezal r<RS>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -431,6 +488,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -456,6 +514,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -475,7 +534,11 @@
 
 000111,5.RS,00000,16.OFFSET:NORMAL:32::BGTZ
 "bgtz r<RS>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -496,6 +559,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -517,7 +581,11 @@
 
 000110,5.RS,00000,16.OFFSET:NORMAL:32::BLEZ
 "blez r<RS>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -540,6 +608,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -559,7 +628,11 @@
 
 000001,5.RS,00000,16.OFFSET:REGIMM:32::BLTZ
 "bltz r<RS>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -577,7 +650,11 @@
 
 000001,5.RS!31,10000,16.OFFSET:REGIMM:32::BLTZAL
 "bltzal r<RS>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -601,6 +678,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -624,6 +702,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -645,7 +724,11 @@
 
 000101,5.RS,5.RT,16.OFFSET:NORMAL:32::BNE
 "bne r<RS>, r<RT>, <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -666,6 +749,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -685,7 +769,11 @@
 
 000000,20.CODE,001101:SPECIAL:32::BREAK
 "break <CODE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -722,6 +810,7 @@
 "dadd r<RD>, r<RS>, r<RT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -740,6 +829,7 @@
 "daddi r<RT>, r<RS>, <IMMEDIATE>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -765,6 +855,7 @@
 "daddiu r<RT>, r<RS>, <IMMEDIATE>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -784,6 +875,7 @@
 "daddu r<RD>, r<RS>, r<RT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -826,6 +918,7 @@
 "ddiv r<RS>, r<RT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -863,6 +956,7 @@
 "ddivu r<RS>, r<RT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -899,7 +993,11 @@
 
 000000,5.RS,5.RT,0000000000,011010:SPECIAL:32::DIV
 "div r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -932,7 +1030,11 @@
 
 000000,5.RS,5.RT,0000000000,011011:SPECIAL:32::DIVU
 "divu r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1009,7 +1111,9 @@
 
 000000,5.RS,5.RT,0000000000,011100:SPECIAL:64::DMULT
 "dmult r<RS>, r<RT>"
-*mipsIII,mipsIV:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 {
   do_dmult (SD_, RS, RT, 0);
@@ -1032,7 +1136,9 @@
 
 000000,5.RS,5.RT,0000000000,011101:SPECIAL:64::DMULTU
 "dmultu r<RS>, r<RT>"
-*mipsIII,mipsIV:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 {
   do_dmultu (SD_, RS, RT, 0);
@@ -1062,6 +1168,7 @@
 "dsll r<RD>, r<RT>, <SHIFT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1073,6 +1180,7 @@
 "dsll32 r<RD>, r<RT>, <SHIFT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1084,6 +1192,7 @@
 "dsllv r<RD>, r<RT>, r<RS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1100,6 +1209,7 @@
 "dsra r<RD>, r<RT>, <SHIFT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1111,6 +1221,7 @@
 "dsra32 r<RT>, r<RD>, <SHIFT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1131,6 +1242,7 @@
 "dsrav r<RT>, r<RD>, r<RS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1147,6 +1259,7 @@
 "dsrl r<RD>, r<RT>, <SHIFT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1158,6 +1271,7 @@
 "dsrl32 r<RD>, r<RT>, <SHIFT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1178,6 +1292,7 @@
 "dsrlv r<RD>, r<RT>, r<RS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1189,6 +1304,7 @@
 "dsub r<RD>, r<RS>, r<RT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1213,6 +1329,7 @@
 "dsubu r<RD>, r<RS>, r<RT>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1222,7 +1339,11 @@
 
 000010,26.INSTR_INDEX:NORMAL:32::J
 "j <INSTR_INDEX>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1236,7 +1357,11 @@
 
 000011,26.INSTR_INDEX:NORMAL:32::JAL
 "jal <INSTR_INDEX>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1251,7 +1376,11 @@
 000000,5.RS,00000,5.RD,00000,001001:SPECIAL:32::JALR
 "jalr r<RS>":RD == 31
 "jalr r<RD>, r<RS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1264,7 +1393,11 @@
 
 000000,5.RS,000000000000000,001000:SPECIAL:32::JR
 "jr r<RS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1299,7 +1432,11 @@
 
 100000,5.BASE,5.RT,16.OFFSET:NORMAL:32::LB
 "lb r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1310,7 +1447,11 @@
 
 100100,5.BASE,5.RT,16.OFFSET:NORMAL:32::LBU
 "lbu r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1323,6 +1464,7 @@
 "ld r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1335,6 +1477,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1349,6 +1492,7 @@
 "ldl r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1360,6 +1504,7 @@
 "ldr r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1369,7 +1514,11 @@
 
 100001,5.BASE,5.RT,16.OFFSET:NORMAL:32::LH
 "lh r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1380,7 +1529,11 @@
 
 100101,5.BASE,5.RT,16.OFFSET:NORMAL:32::LHU
 "lhu r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1394,6 +1547,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1435,6 +1589,7 @@
 "lld r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1467,7 +1622,11 @@
 
 001111,00000,5.RT,16.IMMEDIATE:NORMAL:32::LUI
 "lui r<RT>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1480,7 +1639,11 @@
 
 100011,5.BASE,5.RT,16.OFFSET:NORMAL:32::LW
 "lw r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1491,7 +1654,11 @@
 
 1100,ZZ!0!1!3,5.BASE,5.RT,16.OFFSET:NORMAL:32::LWCz
 "lwc<ZZ> r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1559,7 +1726,11 @@
 
 100010,5.BASE,5.RT,16.OFFSET:NORMAL:32::LWL
 "lwl r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1601,7 +1772,11 @@
 
 100110,5.BASE,5.RT,16.OFFSET:NORMAL:32::LWR
 "lwr r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1614,6 +1789,7 @@
 "lwu r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1631,7 +1807,11 @@
 
 000000,0000000000,5.RD,00000,010000:SPECIAL:32::MFHI
 "mfhi r<RD>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1651,7 +1831,11 @@
 
 000000,0000000000,5.RD,00000,010010:SPECIAL:32::MFLO
 "mflo r<RD>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1664,6 +1848,7 @@
 000000,5.RS,5.RT,5.RD,00000,001011:SPECIAL:32::MOVN
 "movn r<RD>, r<RS>, r<RT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   if (GPR[RT] != 0)
@@ -1675,6 +1860,7 @@
 000000,5.RS,5.RT,5.RD,00000,001010:SPECIAL:32::MOVZ
 "movz r<RD>, r<RS>, r<RT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   if (GPR[RT] == 0)
@@ -1685,7 +1871,11 @@
 
 000000,5.RS,000000000000000,010001:SPECIAL:32::MTHI
 "mthi r<RS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1698,7 +1888,11 @@
 
 000000,5.RS,000000000000000,010011:SPECIAL:32::MTLO
 "mtlo r<RS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1725,7 +1919,11 @@
 
 000000,5.RS,5.RT,0000000000,011000:SPECIAL:32::MULT
 "mult r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 {
   do_mult (SD_, RS, RT, 0);
@@ -1758,7 +1956,11 @@
 
 000000,5.RS,5.RT,0000000000,011001:SPECIAL:32::MULTU
 "multu r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 {
   do_multu (SD_, RS, RT, 0);
@@ -1783,7 +1985,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,100111:SPECIAL:32::NOR
 "nor r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1801,7 +2007,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,100101:SPECIAL:32::OR
 "or r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1820,7 +2030,11 @@
 
 001101,5.RS,5.RT,16.IMMEDIATE:NORMAL:32::ORI
 "ori r<RT>, r<RS>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1831,6 +2045,7 @@
 
 110011,5.RS,nnnnn,16.OFFSET:NORMAL:32::PREF
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -1874,7 +2089,11 @@
 
 101000,5.BASE,5.RT,16.OFFSET:NORMAL:32::SB
 "sb r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -1888,6 +2107,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1929,6 +2149,7 @@
 "scd r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1966,6 +2187,7 @@
 "sd r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1978,6 +2200,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -1989,6 +2212,7 @@
 "sdl r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2000,6 +2224,7 @@
 "sdr r<RT>, <OFFSET>(r<BASE>)"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2009,7 +2234,11 @@
 
 101001,5.BASE,5.RT,16.OFFSET:NORMAL:32::SH
 "sh r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2029,7 +2258,11 @@
 000000,00000,5.RT,5.RD,5.SHIFT,000000:SPECIAL:32::SLL
 "nop":RD == 0 && RT == 0 && SHIFT == 0
 "sll r<RD>, r<RT>, <SHIFT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2052,7 +2285,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,000100:SPECIAL:32::SLLV
 "sllv r<RD>, r<RT>, r<RS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2070,7 +2307,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,101010:SPECIAL:32::SLT
 "slt r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2088,7 +2329,11 @@
 
 001010,5.RS,5.RT,16.IMMEDIATE:NORMAL:32::SLTI
 "slti r<RT>, r<RS>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2106,7 +2351,11 @@
 
 001011,5.RS,5.RT,16.IMMEDIATE:NORMAL:32::SLTIU
 "sltiu r<RT>, r<RS>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2125,7 +2374,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,101011:SPECIAL:32::SLTU
 "sltu r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2144,7 +2397,11 @@
 
 000000,00000,5.RT,5.RD,5.SHIFT,000011:SPECIAL:32::SRA
 "sra r<RD>, r<RT>, <SHIFT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2165,7 +2422,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,000111:SPECIAL:32::SRAV
 "srav r<RD>, r<RT>, r<RS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2185,7 +2446,11 @@
 
 000000,00000,5.RT,5.RD,5.SHIFT,000010:SPECIAL:32::SRL
 "srl r<RD>, r<RT>, <SHIFT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2205,7 +2470,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,000110:SPECIAL:32::SRLV
 "srlv r<RD>, r<RT>, r<RS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2216,7 +2485,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,100010:SPECIAL:32::SUB
 "sub r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2240,7 +2513,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,100011:SPECIAL:32::SUBU
 "subu r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2251,7 +2528,11 @@
 
 101011,5.BASE,5.RT,16.OFFSET:NORMAL:32::SW
 "sw r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *r3900:
 *vr5000:
@@ -2262,7 +2543,11 @@
 
 1110,ZZ!0!1!3,5.BASE,5.RT,16.OFFSET:NORMAL:32::SWCz
 "swc<ZZ> r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2320,7 +2605,11 @@
 
 101010,5.BASE,5.RT,16.OFFSET:NORMAL:32::SWL
 "swl r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2352,7 +2641,11 @@
 
 101110,5.BASE,5.RT,16.OFFSET:NORMAL:32::SWR
 "swr r<RT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2367,6 +2660,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2377,7 +2671,11 @@
 
 000000,20.CODE,001100:SPECIAL:32::SYSCALL
 "syscall <CODE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2391,6 +2689,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2404,6 +2703,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2417,6 +2717,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2430,6 +2731,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2443,6 +2745,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2456,6 +2759,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2469,6 +2773,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2482,6 +2787,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2495,6 +2801,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2508,6 +2815,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2521,6 +2829,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2534,6 +2843,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -2551,7 +2861,11 @@
 
 000000,5.RS,5.RT,5.RD,00000,100110:SPECIAL:32::XOR
 "xor r<RD>, r<RS>, r<RT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2569,7 +2883,11 @@
 
 001110,5.RS,5.RT,16.IMMEDIATE:NORMAL:32::XORI
 "xori r<RT>, r<RS>, <IMMEDIATE>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2650,7 +2968,11 @@
 
 010001,10,3.FMT,00000,5.FS,5.FD,000101:COP1:32,f::ABS.fmt
 "abs.%s<FMT> f<FD>, f<FS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2671,7 +2993,11 @@
 
 010001,10,3.FMT,5.FT,5.FS,5.FD,000000:COP1:32,f::ADD.fmt
 "add.%s<FMT> f<FD>, f<FS>, f<FT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2698,7 +3024,9 @@
 
 010001,01000,3.0,1.ND,1.TF,16.OFFSET:COP1S:32,f::BC1a
 "bc1%s<TF>%s<ND> <OFFSET>"
-*mipsI,mipsII,mipsIII:
+*mipsI:
+*mipsII:
+*mipsIII:
 {
   check_branch_bug ();
   TRACE_BRANCH_INPUT (PREVCOC1());
@@ -2724,6 +3052,7 @@
 "bc1%s<TF>%s<ND> <OFFSET>":CC == 0
 "bc1%s<TF>%s<ND> <CC>, <OFFSET>"
 *mipsIV:
+*mipsV:
 #*vr4100:
 *vr5000:
 *r3900:
@@ -2788,7 +3117,9 @@
 
 010001,10,3.FMT,5.FT,5.FS,3.0,00,11,4.COND:COP1:32::C.cond.fmta
 "c.%s<COND>.%s<FMT> f<FS>, f<FT>"
-*mipsI,mipsII,mipsIII:
+*mipsI:
+*mipsII:
+*mipsIII:
 {
   do_c_cond_fmt (SD_, FMT, FT, FS, 0, COND, instruction_0);
 }
@@ -2797,6 +3128,7 @@
 "c.%s<COND>.%s<FMT> f<FS>, f<FT>":CC == 0
 "c.%s<COND>.%s<FMT> <CC>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2809,6 +3141,7 @@
 "ceil.l.%s<FMT> f<FD>, f<FS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2830,6 +3163,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2876,6 +3210,7 @@
 010001,00,X,10,5.RT,5.FS,00000000000:COP1Sb:32::CxC1
 "c%s<X>c1 r<RT>, f<FS>"
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2924,7 +3259,11 @@
 //
 010001,10,3.FMT,00000,5.FS,5.FD,100001:COP1:32::CVT.D.fmt
 "cvt.d.%s<FMT> f<FD>, f<FS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2946,6 +3285,7 @@
 "cvt.l.%s<FMT> f<FD>, f<FS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2968,7 +3308,11 @@
 //
 010001,10,3.FMT,00000,5.FS,5.FD,100000:COP1:32::CVT.S.fmt
 "cvt.s.%s<FMT> f<FD>, f<FS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -2988,7 +3332,11 @@
 
 010001,10,3.FMT,00000,5.FS,5.FD,100100:COP1:32::CVT.W.fmt
 "cvt.w.%s<FMT> f<FD>, f<FS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3008,7 +3356,11 @@
 
 010001,10,3.FMT,5.FT,5.FS,5.FD,000011:COP1:32::DIV.fmt
 "div.%s<FMT> f<FD>, f<FS>, f<FT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3062,6 +3414,7 @@
 010001,00,X,01,5.RT,5.FS,00000000000:COP1Sb:64::DMxC1
 "dm%s<X>c1 r<RT>, f<FS>"
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3095,6 +3448,7 @@
 "floor.l.%s<FMT> f<FD>, f<FS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3117,6 +3471,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3140,6 +3495,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3151,6 +3507,7 @@
 010011,5.BASE,5.INDEX,5.0,5.FD,000001:COP1X:64::LDXC1
 "ldxc1 f<FD>, r<INDEX>(r<BASE>)"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   COP_LD (1, FD, do_load (SD_, AccessLength_DOUBLEWORD, GPR[BASE], GPR[INDEX]));
@@ -3160,7 +3517,11 @@
 
 110001,5.BASE,5.FT,16.OFFSET:COP1:32::LWC1 
 "lwc1 f<FT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3172,6 +3533,7 @@
 010011,5.BASE,5.INDEX,5.0,5.FD,000000:COP1X:32::LWXC1
 "lwxc1 f<FD>, r<INDEX>(r<BASE>)"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   COP_LW (1, FD, do_load (SD_, AccessLength_WORD, GPR[BASE], GPR[INDEX]));
@@ -3185,6 +3547,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,100,001:COP1X:32,f::MADD.D
 "madd.d f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3201,6 +3564,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,100,000:COP1X:32,f::MADD.S
 "madd.s f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3241,6 +3605,7 @@
 010001,00,X,00,5.RT,5.FS,00000000000:COP1Sb:32::MxC1
 "m%s<X>c1 r<RT>, f<FS>"
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3256,7 +3621,11 @@
 
 010001,10,3.FMT,00000,5.FS,5.FD,000110:COP1:32::MOV.fmt
 "mov.%s<FMT> f<FD>, f<FS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3276,6 +3645,7 @@
 000000,5.RS,3.CC,0,1.TF,5.RD,00000,000001:SPECIAL:32::MOVtf
 "mov%s<TF> r<RD>, r<RS>, <CC>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   if (GETFCC(CC) == TF)
@@ -3288,6 +3658,7 @@
 010001,10,3.FMT,3.CC,0,1.TF,5.FS,5.FD,010001:COP1:32::MOVtf.fmt
 "mov%s<TF>.%s<FMT> f<FD>, f<FS>, <CC>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3304,6 +3675,7 @@
 010001,10,3.FMT,5.RT,5.FS,5.FD,010011:COP1:32::MOVN.fmt
 "movn.%s<FMT> f<FD>, f<FS>, r<RT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   if (GPR[RT] != 0)
@@ -3323,6 +3695,7 @@
 010001,10,3.FMT,5.RT,5.FS,5.FD,010010:COP1:32::MOVZ.fmt
 "movz.%s<FMT> f<FD>, f<FS>, r<RT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   if (GPR[RT] == 0)
@@ -3336,6 +3709,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,101,001:COP1X:32::MSUB.D
 "msub.d f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3353,6 +3727,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,101000:COP1X:32::MSUB.S
 "msub.s f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3371,7 +3746,11 @@
 
 010001,10,3.FMT,5.FT,5.FS,5.FD,000010:COP1:32::MUL.fmt
 "mul.%s<FMT> f<FD>, f<FS>, f<FT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3392,7 +3771,11 @@
 
 010001,10,3.FMT,00000,5.FS,5.FD,000111:COP1:32::NEG.fmt
 "neg.%s<FMT> f<FD>, f<FS>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3414,6 +3797,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,110001:COP1X:32::NMADD.D
 "nmadd.d f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3431,6 +3815,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,110000:COP1X:32::NMADD.S
 "nmadd.s f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3448,6 +3833,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,111001:COP1X:32::NMSUB.D
 "nmsub.d f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3465,6 +3851,7 @@
 010011,5.FR,5.FT,5.FS,5.FD,111000:COP1X:32::NMSUB.S
 "nmsub.s f<FD>, f<FR>, f<FS>, f<FT>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3481,6 +3868,7 @@
 010011,5.BASE,5.INDEX,5.HINT,00000001111:COP1X:32::PREFX
 "prefx <HINT>, r<INDEX>(r<BASE>)"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3499,6 +3887,7 @@
 010001,10,3.FMT,00000,5.FS,5.FD,010101:COP1:32::RECIP.fmt
 "recip.%s<FMT> f<FD>, f<FS>"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3518,6 +3907,7 @@
 "round.l.%s<FMT> f<FD>, f<FS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3540,6 +3930,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3559,6 +3950,7 @@
 
 010001,10,3.FMT,00000,5.FS,5.FD,010110:COP1:32::RSQRT.fmt
 *mipsIV:
+*mipsV:
 "rsqrt.%s<FMT> f<FD>, f<FS>"
 *vr5000:
 {
@@ -3581,6 +3973,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3592,6 +3985,7 @@
 010011,5.BASE,5.INDEX,5.FS,00000001001:COP1X:64::SDXC1
 "ldxc1 f<FS>, r<INDEX>(r<BASE>)"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   do_store (SD_, AccessLength_DOUBLEWORD, GPR[BASE], GPR[INDEX], COP_SD (1, FS));
@@ -3603,6 +3997,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3622,7 +4017,11 @@
 
 010001,10,3.FMT,5.FT,5.FS,5.FD,000001:COP1:32::SUB.fmt
 "sub.%s<FMT> f<FD>, f<FS>, f<FT>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3644,7 +4043,11 @@
 
 111001,5.BASE,5.FT,16.OFFSET:COP1:32::SWC1
 "swc1 f<FT>, <OFFSET>(r<BASE>)"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3684,6 +4087,7 @@
 010011,5.BASE,5.INDEX,5.FS,00000,001000:COP1X:32::SWXC1
 "swxc1 f<FS>, r<INDEX>(r<BASE>)"
 *mipsIV:
+*mipsV:
 *vr5000:
 {
   unsigned32 instruction = instruction_0;
@@ -3722,6 +4126,7 @@
 "trunc.l.%s<FMT> f<FD>, f<FS>"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3744,6 +4149,7 @@
 *mipsII:
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3770,7 +4176,11 @@
 
 010000,01000,00000,16.OFFSET:COP0:32::BC0F
 "bc0f <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
@@ -3785,20 +4195,32 @@
 
 010000,01000,00010,16.OFFSET:COP0:32::BC0FL
 "bc0fl <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
 
 010000,01000,00001,16.OFFSET:COP0:32::BC0T
 "bc0t <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 
 
 010000,01000,00011,16.OFFSET:COP0:32::BC0TL
 "bc0tl <OFFSET>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
@@ -3806,6 +4228,7 @@
 101111,5.BASE,5.OP,16.OFFSET:NORMAL:32::CACHE
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3826,14 +4249,20 @@
 
 010000,1,0000000000000000000,111001:COP0:32::DI
 "di"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
 
 010000,00001,5.RT,5.RD,00000000000:COP0:64::DMFC0
 "dmfc0 r<RT>, r<RD>"
-*mipsIII,mipsIV:
+*mipsIII:
+*mipsIV:
+*mipsV:
 {
   DecodeCoproc (instruction_0);
 }
@@ -3841,7 +4270,9 @@
 
 010000,00101,5.RT,5.RD,00000000000:COP0:64::DMTC0
 "dmtc0 r<RT>, r<RD>"
-*mipsIII,mipsIV:
+*mipsIII:
+*mipsIV:
+*mipsV:
 {
   DecodeCoproc (instruction_0);
 }
@@ -3849,7 +4280,11 @@
 
 010000,1,0000000000000000000,111000:COP0:32::EI
 "ei"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
@@ -3858,6 +4293,7 @@
 "eret"
 *mipsIII:
 *mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 {
@@ -3878,7 +4314,11 @@
 
 010000,00000,5.RT,5.RD,00000,6.REGX:COP0:32::MFC0
 "mfc0 r<RT>, r<RD> # <REGX>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3890,7 +4330,11 @@
 
 010000,00100,5.RT,5.RD,00000,6.REGX:COP0:32::MTC0
 "mtc0 r<RT>, r<RD> # <REGX>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3901,7 +4345,11 @@
 
 010000,1,0000000000000000000,010000:COP0:32::RFE
 "rfe"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 *r3900:
@@ -3912,7 +4360,11 @@
 
 0100,ZZ!0!1!3,5.COP_FUN0!8,5.COP_FUN1,16.COP_FUN2:NORMAL:32::COPz
 "cop<ZZ> <COP_FUN0><COP_FUN1><COP_FUN2>"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *r3900:
 {
@@ -3923,28 +4375,44 @@
 
 010000,1,0000000000000000000,001000:COP0:32::TLBP
 "tlbp"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
 
 010000,1,0000000000000000000,000001:COP0:32::TLBR
 "tlbr"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
 
 010000,1,0000000000000000000,000010:COP0:32::TLBWI
 "tlbwi"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000:
 
 
 010000,1,0000000000000000000,000110:COP0:32::TLBWR
 "tlbwr"
-*mipsI,mipsII,mipsIII,mipsIV:
+*mipsI:
+*mipsII:
+*mipsIII:
+*mipsIV:
+*mipsV:
 *vr4100:
 *vr5000: