clk: tegra: Constify pdiv-to-hw mappings
authorThierry Reding <treding@nvidia.com>
Thu, 19 Nov 2015 15:34:06 +0000 (16:34 +0100)
committerThierry Reding <treding@nvidia.com>
Fri, 20 Nov 2015 17:04:04 +0000 (18:04 +0100)
This is static data that is never modified, so make it const.

Signed-off-by: Thierry Reding <treding@nvidia.com>
drivers/clk/tegra/clk-pll.c
drivers/clk/tegra/clk-tegra114.c
drivers/clk/tegra/clk-tegra124.c
drivers/clk/tegra/clk-tegra20.c
drivers/clk/tegra/clk-tegra30.c
drivers/clk/tegra/clk.h

index c723408305219eec43ec5afe7f2e9baf32ae5ae1..e14d3ae2d74c9398e7737497f1b87a17955715f3 100644 (file)
@@ -359,7 +359,7 @@ static void clk_pll_disable(struct clk_hw *hw)
 static int _p_div_to_hw(struct clk_hw *hw, u8 p_div)
 {
        struct tegra_clk_pll *pll = to_clk_pll(hw);
-       struct pdiv_map *p_tohw = pll->params->pdiv_tohw;
+       const struct pdiv_map *p_tohw = pll->params->pdiv_tohw;
 
        if (p_tohw) {
                while (p_tohw->pdiv) {
@@ -375,7 +375,7 @@ static int _p_div_to_hw(struct clk_hw *hw, u8 p_div)
 static int _hw_to_p_div(struct clk_hw *hw, u8 p_div_hw)
 {
        struct tegra_clk_pll *pll = to_clk_pll(hw);
-       struct pdiv_map *p_tohw = pll->params->pdiv_tohw;
+       const struct pdiv_map *p_tohw = pll->params->pdiv_tohw;
 
        if (p_tohw) {
                while (p_tohw->pdiv) {
@@ -1700,7 +1700,7 @@ struct clk *tegra_clk_register_pllc(const char *name, const char *parent_name,
                          spinlock_t *lock)
 {
        struct clk *parent, *clk;
-       struct pdiv_map *p_tohw = pll_params->pdiv_tohw;
+       const struct pdiv_map *p_tohw = pll_params->pdiv_tohw;
        struct tegra_clk_pll *pll;
        struct tegra_clk_pll_freq_table cfg;
        unsigned long parent_rate;
index 1931f84f2a1449226a42af75faafcbafeeb18c16..a373d9f7397d36a3ee220333a08af53b32d09fc6 100644 (file)
@@ -182,7 +182,7 @@ static struct div_nmp pllxc_nmp = {
        .divp_width = 4,
 };
 
-static struct pdiv_map pllxc_p[] = {
+static const struct pdiv_map pllxc_p[] = {
        { .pdiv =  1, .hw_val =  0 },
        { .pdiv =  2, .hw_val =  1 },
        { .pdiv =  3, .hw_val =  2 },
@@ -244,7 +244,7 @@ static struct div_nmp pllcx_nmp = {
        .divp_width = 3,
 };
 
-static struct pdiv_map pllc_p[] = {
+static const struct pdiv_map pllc_p[] = {
        { .pdiv =  1, .hw_val = 0 },
        { .pdiv =  2, .hw_val = 1 },
        { .pdiv =  4, .hw_val = 3 },
@@ -318,7 +318,7 @@ static struct div_nmp pllm_nmp = {
        .override_divp_shift = 27,
 };
 
-static struct pdiv_map pllm_p[] = {
+static const struct pdiv_map pllm_p[] = {
        { .pdiv = 1, .hw_val = 0 },
        { .pdiv = 2, .hw_val = 1 },
        { .pdiv = 0, .hw_val = 0 },
@@ -472,7 +472,7 @@ static struct tegra_clk_pll_params pll_d2_params = {
                 TEGRA_PLL_USE_LOCK,
 };
 
-static struct pdiv_map pllu_p[] = {
+static const struct pdiv_map pllu_p[] = {
        { .pdiv = 1, .hw_val = 1 },
        { .pdiv = 2, .hw_val = 0 },
        { .pdiv = 0, .hw_val = 0 },
index d98bf688b3b00191cc557dd4b7572677b9d11997..156a753e902df3293cbd86fa7a4fb5f37947b033 100644 (file)
@@ -168,7 +168,7 @@ static struct div_nmp pllxc_nmp = {
        .divp_width = 4,
 };
 
-static struct pdiv_map pllxc_p[] = {
+static const struct pdiv_map pllxc_p[] = {
        { .pdiv =  1, .hw_val =  0 },
        { .pdiv =  2, .hw_val =  1 },
        { .pdiv =  3, .hw_val =  2 },
@@ -264,7 +264,7 @@ static struct div_nmp pllcx_nmp = {
        .divp_width = 3,
 };
 
-static struct pdiv_map pllc_p[] = {
+static const struct pdiv_map pllc_p[] = {
        { .pdiv =  1, .hw_val = 0 },
        { .pdiv =  2, .hw_val = 1 },
        { .pdiv =  3, .hw_val = 2 },
@@ -338,7 +338,7 @@ static struct div_nmp pllss_nmp = {
        .divp_width = 4,
 };
 
-static struct pdiv_map pll12g_ssd_esd_p[] = {
+static const struct pdiv_map pll12g_ssd_esd_p[] = {
        { .pdiv =  1, .hw_val =  0 },
        { .pdiv =  2, .hw_val =  1 },
        { .pdiv =  3, .hw_val =  2 },
@@ -388,7 +388,7 @@ static struct tegra_clk_pll_params pll_c4_params = {
        .freq_table = pll_c4_freq_table,
 };
 
-static struct pdiv_map pllm_p[] = {
+static const struct pdiv_map pllm_p[] = {
        { .pdiv = 1, .hw_val = 0 },
        { .pdiv = 2, .hw_val = 1 },
        { .pdiv = 0, .hw_val = 0 },
@@ -682,7 +682,7 @@ static struct tegra_clk_pll_params pll_dp_params = {
        .freq_table = pll_dp_freq_table,
 };
 
-static struct pdiv_map pllu_p[] = {
+static const struct pdiv_map pllu_p[] = {
        { .pdiv = 1, .hw_val = 1 },
        { .pdiv = 2, .hw_val = 0 },
        { .pdiv = 0, .hw_val = 0 },
index 7ac9aba59f695ae852c108b8f4435162d077addf..d7da6fd8ca30f1682707f6fb94977bacd361518d 100644 (file)
@@ -359,7 +359,7 @@ static struct tegra_clk_pll_params pll_d_params = {
        .flags = TEGRA_PLL_HAS_CPCON,
 };
 
-static struct pdiv_map pllu_p[] = {
+static const struct pdiv_map pllu_p[] = {
        { .pdiv = 1, .hw_val = 1 },
        { .pdiv = 2, .hw_val = 0 },
        { .pdiv = 0, .hw_val = 0 },
index a6f90b9e04fcf98fa0f8687fb7ed9da7987c90bd..019a7fc5512d3dbd9fd4cc845714ea552935c851 100644 (file)
@@ -332,7 +332,7 @@ static struct tegra_clk_pll_freq_table pll_d_freq_table[] = {
        {        0,          0,    0,  0, 0,  0 },
 };
 
-static struct pdiv_map pllu_p[] = {
+static const struct pdiv_map pllu_p[] = {
        { .pdiv = 1, .hw_val = 1 },
        { .pdiv = 2, .hw_val = 0 },
        { .pdiv = 0, .hw_val = 0 },
index 5d2678914160195f56ac2d45ee5ef773d62ca517..bdaec2b01295b81b9d72d7a3d5dd7662a05e383a 100644 (file)
@@ -233,7 +233,7 @@ struct tegra_clk_pll_params {
        int             stepb_shift;
        int             lock_delay;
        int             max_p;
-       struct pdiv_map *pdiv_tohw;
+       const struct pdiv_map *pdiv_tohw;
        struct div_nmp  *div_nmp;
        struct tegra_clk_pll_freq_table *freq_table;
        unsigned long   fixed_rate;
This page took 0.032726 seconds and 5 git commands to generate.